#### **ACTIVE MATRIX SUBSTRATE**

Patent number:

JP4290467

**Publication date:** 

1992-10-15

Inventor:

MATSUSHIMA YASUHIRO; SHIMADA NAOYUKI; TAKATO

YUTAKA

Applicant:

SHARP KK

Classification:

- international:

G02F1/136; H01L27/092; H01L27/12; H01L29/784


- european:

Application number: JP19910055027 19910319 Priority number(s): JP19910055027 19910319

#### Abstract of JP4290467

PURPOSE:To provide an active matrix substrate having CMOS inverter which is composed of an N-type TFT and a P-type TFT almost equal to the absolute value of threshold voltage.

CONSTITUTION:A CMOS inverter is formed by an N-type TFT 35a and a P-type TFT 35b and the threshold voltage of a channel layer 12a of the N-type TFT 35a can be set almost equal to that of a channel layer 12b of the P-type TFT 35b by implanting group III impurity such as B<+>, BF2, etc., into the channel layer 12a of the N-type FTF



Data supplied from the esp@cenet database - Worldwide

## **BEST AVAILABLE COPY**

(19)日本四特許庁 (J P)

# (12)。公開特許公報(A)

#### (11)特許出額公銷番号

# 特開平4-290467

(43)公開日 平成4年(1992)10月15日


(51) Int.Cl.*	進別記号	庁内登理番号	FI	技術表示國所
HOIL 27/092				
G02F 1/136	500	9018 – 2K		-
HO1L 27/12	A	A   8728 = 4M 7342 = 4M		
			HOLL	27/ 08 3 2 1 M
		9056 - 4M		29/ 78 3 1 1 C
			事查請求 未調求	<ul><li>は 請求項の数1(全 5 頁) 最終頁に親く</li></ul>
(21)出類番号	特職平3-55027		(71)出職人	000005049
				シヤープ株式会社
(22)出集日	平成3年(1991)3月19日			大阪府大阪市河倍野区長池町22番22号
	, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1, 1,	. • • • •	(72)発明者	松島 療治
				大阪市河倍野区長池町22番22号 シヤーブ
				株式会社内
	•		(72)発明者	島田 尚幸
				大阪市阿倍野区長池町22番22号 シヤーブ
				株式会社内
			(72) 発明者	▲本▼春 裕
				大阪市河倍野区長池町22番22号 シヤーブ
				株式会社内
			(74)代理人	井理士 山本 秀策

### (54) 【発明の名件】 アクテイブマトリクス基板

#### (57)【要約】

【目的】 関連電圧の絶対値がほぼ等しいの型TFT及びp型TFTによって構成されるCMOSインパータを有するアクティブマトリクス基板を提供することである。

【構成】 CMOSインパータはn型TFT35a及び p型TFT35bによって構成され、n型TFT35a のデャネル書12aにB\*、BF2等のIII族の不能物を 注入することにより、n型TFT35aのチャネル署1 2aの関連選圧をp型TFT35bのチャネル署12b のそれにほぼ等しくする。



#### 【特許請求の範囲】

【湖水項1】 絶縁性基板と、該絶縁性基板上に形成された表示器と、該絶縁性基板上に形成され、 n型薄膜トランジスタを育するCMOSインパータを含む駆動回路と、を備えたアクティブマトリクス基板であって、該n型薄膜トランジスタのチャネル署の少なくとも一方に111放不能物がドーピングされ、該n型薄膜トランジスタ及び該p型薄膜トランジスタの環境運圧の絶対強がほぼ等しいアクティブマトリクス基板。

#### 【発明の詳細な説明】

100011

【産業上の利用分野】本発明は、薄質トランジスタ(以下、「TFT」という)をスイッチング業子として育し、液晶等の表示媒体と組み合わせて表示装置を構成するためのアクティブマトリクス基板に関する。

#### [0002]

【従来の技術】従来より、アクティブマトリクス表示装置には、同一基板上に表示部と駆動回路とを形成したアクティブマトリクス基板がしばしば用いられている。アクティブマトリクス基板に於いては、n型TFTとp型TFTとによりCMOSインパータが構成され、このインパータを表示装置の走室回路(シフトレジスタ)として用いる試みがなされている。このような走室回路には、表示画面の大型化、高層像度化が要求され、高速動作が可能な走至回路の研究が進められている。

#### [0003]

【発明が解決しようとする課題】上述のようなCMOS インパータには、多結晶シリコンを用いたTFTがしば しば用いられる。上述のように、CMOSインパータは 30 n型TFTとp型TFTによって構成されているため、 これらのTFTの間望電圧の絶対値が異なっている。通 常、多結晶シリコンを用いたTFTでは、n型TFTの 強強電圧が振めて小さく、p型TFTのチャネル層の調 **遺遺圧は大きい。効益遺圧の絶対差が苦しく異なると。** 望ましい特性を育するインパータは得られない。例え は、n型TFTの調量電圧が低い場合には、インパータ の入力増子に10%電圧を印加すると

和型TFTは完全 にoff状態とはならず、p型TFTに比べて十分に大 きな抵抗量を持つことができない。従って、このインバーの ータの出力進子には、このインパータに接続されている V.、とV。の間の電圧を、n型TFTのチャネル層とp ・型TFTのチャネル層の抵抗比で分割した電圧が出力さ れてしまう。

【0004】本発明はこのような問題点を解決するものであり、本発明の目的は、調査電圧の絶対値がほぼ率しいn型TFT及びp型TFTによって構成されるCMOSインバータを有するアクティブマトリクス基版を提供することである。

[0005]

【理想を解決するための手段】本発明のアクティブマトリクス基板は、連縁性基板と、該連縁性基板上に形成された表示感と、該連縁性基板上に形成され、n型薄膜トランジスタとp型薄膜トランジスタを育するCMOSインパータを含む駆動回路と、を満えたアクティブマトリクス基板であって、該n型薄膜トランジスタのチャネル署及び該p型薄膜トランジスタのデャネル署の少なくとも一方にIIIで下純物がドーピングされ、該n型薄膜トランジスタ及び該p型薄膜トランジスタの関連意匠の過れる。

【0006】また。前記n型及びp型薄張トランジスタのチャネル層が、多結晶シリコンを育する構成とすることもできる。

#### [0007]

【作用】前述の多弦器シリコンを用いた下下では、通常、 n型のチャネル署の関係電圧が極めて小さく、 p型のチャネル署の関係電圧は大きい。また、 p型下下下のチャネル署の関係電圧を低減することは国電であることを、 本発明者らは実験により確認している。 n型下下のチャネル署に111族の不純物、例えばB\*、BF: 再を注入することにより、 n型下下でのチャネル署の関係電圧をp型下下のそれにほぼ等しくすることができる。これにより、 バランスの良いCMOSインバータが得られる。

#### [0008]

【実施例】本発明の実施例について以下に説明する。図 3に本発明のアクティブマトリクス基板の一実施例を用いて構成したアクティブマトリクス表示装置の模式図を示す。この表示装置では、駆動回路とTFTアレイとが同一基板上に形成されている。基板11上に、ゲート駆動回路54、ソース駆動回路55、及びTFTアレイ窓53が形成されている。TFTアレイ窓53には、ゲート駆動回路54から延びる多数の平行するゲートバス配装1が配設されている。ソース変動回路55からは多数のソースバス配装2が、ゲートバス配装1に直交して配設されている。更に、ソースバス配装2に平行して、付加容量配装8が配設されている。尚、付加容量配装8は必ずしも設ける必要はない。

【0009】ソーズバス配線2と、ゲートバス配線1、 1と、付加容量配線8とに囲まれた領域には、TFT2 5、絵素57、及び付加容量27が設けられている。T FT25のゲート電域はゲートバス配線1に接続され、 ソース電極はソーズバス配線2に接続されている。TF T25のドレイン電域に接続された絵素電域と対向基板 上の対向電域との間に波基が封入され、絵葉57が構成 されている。絵葉57は電気的には容量と等値であり、 絵葉57に書き込まれた信号を保持する作用を有する。 また、TFT25のドレイン電域と付加容量配線8との

30 間には、絵書 5 7 に書き込まれた映像信号を保持するた

-438-

めの付加容量2.7が形成されている。付加容量配業8 は、対向電域と同じ単位の電域に接続されている。

【0010】囚1に、本実発例のアクティブマトリクス 基板の駆動回路、即ち、ソース駆動回路及びゲート駆動 回路に及けられるCMOSインパータの平面図を示す。 図2に図1のA-A機に沿った新面図を示す。本実施例 を製造工程に従って説明する。ガラス、石英等の絶縁性 基板11上の全面に、多粧品シリコン薄額をCVD法に よって形成した。次に、CVD法、スパッタリング法、 スはこの多結晶シリコン薄膜の上面の熱強化により、S 10 10:からなるゲート絶縁襲13を形成した。ゲート絶 **社被13の厚さは100mmである。** 

【0011】次に、上記多結晶シリコン再模及びゲート 絶録第13のパターニングを行い、半導体署31a、3 1 6を形成した。上述のゲート絶縁襲13の形成を半導 体着31a.316のパターン形成の後に行ってもよ い。また、ゲート絶縁襲13の形成前に、多結晶シリコ ン海峡の結晶性を高めるため、レーザアニール、窒素雰 因気中でのアニール等の処理を行うことも可能である。 次に、ゲート絶縁襲13上からn型TFTの半導体署3 1 aに約3 5KeVでB·を1×10い~5×10いc m・:の過度で注入することにより、n型TFTのチャネ ル 感にイオン住入を行った。 め、ゲート絶珠襲13の形 成前にイオン注入を行う場合には、約20KeVでBF : た5×10\*\*~5×10\*\*cm\*\*の過度で注入するこ とにより、上記と同様にn型TFTのチャネル部注入を 行うことができる。これらのイオン注入は、半導体層3 1aのチャネル部以外の部分にも行われるが、その部分 には後に2×10以cmごというチャネル個への往入量 よりも改折違い遺皮でp\*イオンの注入が行われるので 30 耐調とはならない。

【0012】次に、後にゲートバス配装1(図3)、ゲ ート電弧3a及び3bとなる多結晶シリコン層をCVD **法を用いて形成し、これにドーピングを行った。これに** より、低抵抗の多钴基シリコン層が得られる。その後、 低低抗多結晶シリコン層のパターニングによって、ゲー トバス記録1、2つのゲート電振3a及び3bを形成し

【0013】次に、ゲート電弧3a及び3bをマスクと し、且つ、フォトリソグラフィ法によって形成されたレー・40 ジストをマスクとして、ゲート電振3a及び3bの下方 以外の半導体署31a、31bの部分にイオン注入を行 った。イオン住入は、n型TFT31aの場合にはPf イオンを120KeVで2×10ºcm~の濃度で行わ れ、p型TFT315の場合には、B\*イオンを35K e V で2×10<sup>11</sup> c m<sup>-1</sup>の遺産で行われる。これによ り、 n 型テャネル 署12 a 及びp 型チャネル署12 bが 再られ、n型TFT35a及びp型TFT35bが完成 する。

0.0㎜の厚さで層間絶縁襲14を形成した。次に、四1 に示すように、コンタクトホールでa、でb、でc及び 7 dを形成した。次に、紀様パターン15 a、15 b、 15cを入し等の低抵抗の金属を用いて形成した。配集 パターン15 aにはインパータのV.. (低電圧倒電源) が入力され、記憶パターン15bにはVォ゚ (高電圧調電 源)が入力される。また、配復パターン15cにはイン パータの出力電圧が出力される。

【0015】図4 (a) に本実施例に於けるn型TFT 35aの特性団を示す。比較のために、従来のn型TF T、即ち、チャネル層に不純物ドープを築していないT FTの特性を併せて示した。また、図4(b)に本実施 例に於けるp型TFT35bの特性図を示す。図4 (a)及び(b)に於いて、損難はTFTのソース電塔 とゲート電極との間に印加される電圧V。を、縦軸はソ ース重複とドレイン電響との間に流れる電流!これをそれ ぞれ示し、ソース電響とドレイン電響の間に印加される 電圧 V₂₂=10 Vで一定の場合を示している。 図4 (a)と図4(b)との比較から、本実施例のn型TF Tの間値電圧の絶対値は、従来のn型TFTよりも、p 20 型TFTの間強電圧の絶対値に近くなっていることが分 かる。

【0016】図5 (a) に本実施例のアクティブマトリ クス基板に於けるCMOSインパータの特性図を示す。 比較のために、上述の従来のn型TFTを用いたCMO Sインバータの特性図を図5(b)に示す。図5(a) 及び(b) の特性器は、V\*\*=20 V、V\*\*=0 Vの場 合の測定結果であり、複雑はインパータの入力電圧 Via、複雑は出力電圧Vastを示す。図5(a)及び (b) の比較から、本実施例に於けるCMOSインパー タは、従来の

和型

TFTを用いたインバータより

良好な 特性を育していることが分かる。図5(a)に示すよう に、Vi。=10VのときにV・・・ =10Vが得られ、望 ましいインバータ特性が得られている。

【0017】従来のCMOSインバータでは、n型TF Tの開催電圧の絶対値がp型TFTのそれとは著しく異 なるので、Viiにlow電圧を入力したときにn型TF Tは完全にオフ状態とはならず、p型TFTに比べて十 分に大きな抵抗量を持たない。従って、良好な特性が得 られない。これに対し、本実施例のアクティブマトリク ス基板に設けられているCMOSインパータでは、Via にlow電圧を入力したときにn型TFTはオフ状態と なり、p型TFTに比べて十分に大きな抵抗値を持つこ とができる。従って、良好な特性が得られる。

[0018]

【兒明の効果】本発明のアクティブマトリクス基板は、 強強電圧の絶対強がほぼ等しいn型TFT及びp型TF TからなるCMOSインパータを有しているので、高性 旋のシフトレジスタを構成することができる。従って、

【0014】この蓋板上の全面に、CVD法によって7*50* 本発明のアクティブマトリクス蓋板を用いれば、高層像

-439-

BEST AVAILABLE COPY

度のアクティブマトリクス表示装置が実現される。 【図画の簡単な説明】

【図1】本発明のアクティブマトリクス基板の駆動回路 に形成されるCMOSインパータの平面図である。

【図2】図1のA-A装に沿った新面図である。

【図3】 本発明のアクティブマトリクス基板を用いて調 成したアクティブマトリクス表示装置の模式図である。

【図4】 (a) は本発明のアクティブマトリクス基仮に 形成されるn型TFT及び従来のn型TFTの特性図で あり、 (b) は本発明のアクティブマトリクス基板に形 10-1.4 層向連係機 成されるp型TFTの特性図である。

【図 5】 (a) は本発明のアクティブマトリクス基板に 設けられるCMOSインパータの特性図であり、(b)

は従来のn型TFTを用いたCMOSインパータの特性 囚である.

#### 【符号の以明】

33. しゅ ゲート電塔

7a. 7b7c. 7d コンタクトホール

11 绝缘性温度


12a n型チャネル署

15a. 15b. 15c 配雑パターン


35a n型TFT

35b p型TFT


[21]




[四3]




[2]2]



[24]




[2]5]



ATRIBIO PRIFT

Vds=10V

Tg (ve



フロントページの続き

(51) int. Cl. 4 H 0 1 L 29/784 美別記号

庁内登理番号

FI

技術表示菌所

-441-

**BEST AVAILABLE COPY**